[san-tech][03031] 講演資料：Cray XE6 Workshop, NERSC (2011/02/7 -8)

Date: Mon, 11 Apr 2011 09:03:57 +0900
--------------------------------------------------
2011年 2月 7, 8日に、US DOE NERSC (National Energy Research Scientific
Computing Center) で開催された

Cray XE6 Workshop
  http://www.nersc.gov/projects/workshops/CrayXE6/
の講演資料が公開されています：

Agenda
  http://www.nersc.gov/projects/workshops/CrayXE6/agenda.php
※ここから曜日別のリンクがあります。



この Workshopの目的が、NERSCの XE6 (Hopper) でのプログラミング紹介
(OpenMP + MPI等) なので、ほとんどはプログラミング関連の講演です。

Hopper II: Cray XE6
  http://www.nersc.gov/nusers/systems/hopper2/
  http://newweb.nersc.gov/users/computational-systems/hopper

Workshopでの Cray XE6の紹介：
"Cray XE6 Architecture"
 John Shalf, NERSC
  http://portal.nersc.gov/project/training/files/XE6-feb-2011/Presentations-2011-02-07/Shalf_XE6_Architecture.pdf
※ 132MB！ (50 Page)
気になったのが、31 ～33 Pageです。
19 Pageでは Interconnectチップの Gemini ASICsは、2チップ/Blade
ですが、31 Pageからは 4チップ/Bladeで、HT3の接続トポロジーも違います。

2 Geminiだと 1Blade (4 Node, 8 Opteron)
1 Node: Gemini ⇔(ncHT3) Opteron ⇔(cHT3) Opteron: XT5 Style
: 24 Core NUMA
4 Geminiだと 1Blade (8 Node, 8 Opteron)
1 Node: Gemini ⇔(ncHT3) Opteron: XT4 Style
※Geminiチップは ncHT3 x 2、nc: Non Cache Coherency

もしかしてサイト (問題対象) によって、構成変更可能？

参考：
Resources (カタログ等), Cray
  http://www.cray.com/Products/XE/Resources.aspx